www.sxkb.net > quArtus如何生成模块电路

quArtus如何生成模块电路

编译仿真好后,选择File菜单下的Create/Uupdata子菜单下的Create Symbol File for Current File即可.

点file然后点create/update 然后create symbol files for current file就会产生一个bsf文件 你再点file, new创建一个block diagram 双击下空白处,找到你之前创建的bsf文件就好了

写一个顶层文件.在architecture里面声明component后把你上面说的模块组成你想要的电路就行了

在工程中tool - netlist viewers -RTL viewer 有连线图 也可以对工程顶层进行生成原理图模块文件 也有连线图 就不知道你要的是哪中

quartus -->tool -->megawizard plug-in manager 就可以进入了 置于参数设置要看是什么模块了,你根据自己的需求选择就是了 quarts 最后会自动生成一个你命名的这个模块文件verilog语言就是 "你为这个模块起的名字.v" 你可以在工程里面找到它打开看看 你只需在你的工程里面例化 它就可以了 就像你例化自定义模块一样.

我知道,呵呵……你要生成符号才能生成那个电路图的.把程序保存(注意:保存名要和实体名一致)了,然后到FILE》create symbol》create symbol files for current file.ok,然后,在FILE-->BLOCK diagram/schematic file,点击一下,出来一个block1.bdf文件,双击,出来对话框,找到生成的图形文件,ok,给我追加分,下次再教你.

<p></p> <p>然后新建原理图文件,双击原理图的空白处,就有了</p> <p></p>

可以,和画pcb一样,画一根bus 在属性里命令q[2..0],跟输出模块的输出io连接,在输入模块里画一根线连接,属性设置q[1]就可以了

这不是一两句话可以说明白的.笼统地讲,①创建工程项目文件→ ②输入设计文件→ ③全程编译→ ④波形仿真→ ⑤引脚锁定→ ⑥重新编译→ ⑦下载编程→ ⑧目标板硬件验证.科学出版社出版的《VHDL数字系统设计》一书中的第5章“VHDL描述的实现”,通过一个设计实例详细地介绍了如何用QuartusII完成一个设计的过程.你可以参考一下,按照书上介绍的步骤一步步做下来,就有体会了.很多书中都有介绍QuartusII的应用,你也可以参考.

网站地图

All rights reserved Powered by www.sxkb.net

copyright ©right 2010-2021。
www.sxkb.net内容来自网络,如有侵犯请联系客服。zhit325@qq.com